15 000 - 25 000,00 zł

FPGA VHDL Verilog SystemVerilog języków C/C++ Python Shell DPDK eBPF Linux

Dodano: 3 dni temu (27.02.2026, 19:34:57)
Wygasa: za 26 dni (29.03.2026, 23:59:59)

Doświadczenie: Senior
Rodzaj umowy: UOP
Tryb pracy: Praca hybrydowa
Lokalizacja: Warszawa
Źródło: theprotocol.it

#301229 4